日本の「国家隊」とも称される半導体メーカーRapidusが、自社開発による2ナノメートル世代の試作チップ「2HP」製程に成功した。外部で公開されたデータによると、そのロジック密度は台積電（TSMC）のN2プロセスとほぼ同等で、インテルの18Aプロセスを大きく凌駕している。Rapidusは一時、東京エレクトロンとTSMCをめぐる技術流出疑惑に巻き込まれたが、今回の成果によって半導体競争における“黒馬”として存在感を高めつつある。
NVIDIAも注目、海外メディアが高評価
テック系メディア《Wccftech》は、Rapidusがここ数カ月で世界的に注目を集め、米NVIDIAも協力に関心を示していると報じた。半導体情報を発信するXユーザー「@Kurnalsalts」によれば、2HPプロセスのロジック密度は237.31 MTr/mm²で、TSMCのN2（236.17 MTr/mm²）とほぼ同水準。対して、インテルの18A（ノード名では1.8ナノに相当）は184.21 MTr/mm²にとどまり、Rapidusとの差は明白だという。
設計思想の違いと製造方式
インテルが密度よりも性能や効率性を重視している点も背景にあるが、RapidusとTSMCが最大ロジック密度を追求しているのは共通している。そのため、両社の最終的なトランジスタ数は近似する可能性が高いとされる。また、Rapidusは「単ウェーハ前工程（single-wafer front-end processing）」を採用しており、歩留まり改善や性能向上につながると期待されている。
2026年に顧客向けPDKを提供予定
Rapidusは、2026年第1四半期に2ナノ製程のPDK（プロセス設計キット）を顧客に提供する計画を明らかにしている。外部専門家の分析では、この2HP技術が実用段階に進めば、日本が先端半導体製造分野で再び存在感を取り戻す可能性が高いと見られている。 （関連記事： TSMCの2ナノ技術流出疑惑で急浮上 Rapidusとは何者か──日本半導体産業の逆襲 ｜ 関連記事をもっと読む ）
編集：梅木奈実
世界を、台湾から読む⇒風傳媒日本語版 X：@stormmedia_jp
